6.1 SPI/QPI操作( 二 ) _spi

6.1.6 软件复位和硬件复位引脚/RESET
可以通过SPI或者QPI模式下的软件复位序列，被复位成初始上电状态。该序列必须通过2个连续的命令来实现：允许复位 (66h)和复位 (99h) 。如果命令序列被器件成功地接受，则器件大约会消耗30uS（t_RST）时间来复位。在复位过程中任何指令都不会被接受。
对于WSON-8和TFBGA封装类型，还可以配置为使用硬件的/RESET引脚进行复位。状态寄存器3中的HOLD/RST位用来决定/HOLD引脚的功能是做/HOLD用还是做/RESET用。当HOLD/RST=0（出厂缺省状态），该引脚做/HOLD用；否则该引脚做/RESET用。驱动/RESET引脚保持低电平至少约1uS（），从而复位器件为初始上电状态。任何正在进行的编程/擦除操作都会被中断，数据可能会损坏。当/RESET为低电平时，器件不会接受任何命令输入。
如果QE位为1，则/HOLD或者/RESET功能都会被禁止，该引脚此时为数据IO引脚。
对于SOIC-16封装，提供了专用的/RESET引脚，参见图1b 。驱动/RESET引脚保持低电平至少约1uS（），从而复位器件为初始上电状态。状态寄存器中的HOLD/RST位和QE位不影响专用/RESET引脚的功能。
硬件/RESET引脚在所有输入信号中有最高的优先级。不论SPI信号（/CS，CLK，IO，/WP，/HOLD）是何状态，驱动/RESET为低电平至少约1uS（），将会中断任何正在进行的内、外部操作。
注意：
1. 当一个快速的/RESET脉冲（短至数百nS）同样会复位器件，1uS的最短要求是为了保证操作的可信性。
2. 对于SOIC-16封装中的专用/RESET引脚，内部有着上拉电阻。因此如果该引脚不需使用，可悬空。
6.2 写保护
使用非易失性存储器的应用中，必须考虑因为噪声或者其他不利的系统条件带来的对数据完整性的破坏的可能性。为了解决这个问题，提供了几种方法来保护数据不被误写入。
6.2.1 写保护特性
在上电或者下电时，将会在VCC低于门限值V_WI时保持复位（参考上电时序和电压水平参数，以及图43），当复位时，所有的操作都被禁止，任何指令都不会被识别。在上电后且VCC电压超过V_WI，所有的编程和擦除相关的指令仍然被禁止t_PUW时间。这些指令包括写使能, 页编程、扇区擦除、块擦除、整片擦除和写状态寄存器等。注意在上电时，片选（/CS）引脚必须跟随VCC供电水平，直到VCC达到最低水平并且t_VSL时间满足。同样，在下电时，该引脚也必须跟随VCC电压水平以保护出现不期望的命令序列。如果有必要，/CS上可加上上拉电阻。
在上电后，器件自动进入写禁止状态，此时状态寄存器中的写使能锁定（WriteLatch（WEL））位为0 。在页编程、扇区擦除、块擦除、整片擦除或者写状态寄存器等指令发出之前，必须先发出写使能指令。在编程或者擦除指令完成之后WEL会自动清除为0，表示重新进入写禁止状态。
软件控制写保护通过写状态寄存器指令设置状态寄存器保护位（SRP0，SRP1）和块保护位（CMP，SEC，TB，BP[2:0]）。这些设置允许芯片中存储阵列的一部分，或者整个存储阵列被配置为只读。联合/WP引脚，状态寄存器的改变可以通过硬件来使能或者禁止。可参见状态寄存器章节来获取更多信息。此外，下电指令提供额外的写保护功能，因为此时所有的指令都被忽略，除了释放下电指令。
还提供另一种写保护方法，即独立块锁定。每个64KB块（除了top块和块，合计510个块）以及位于top块和块中的每个4KB扇区（合计32个扇区）有着独立的块锁定位。当对应的块锁定位为0时，对应的扇区或者块可擦除或编程；如果锁定位为1，给对应扇区或者块的擦除和编程该指令会被忽略。在器件上电时，所有独立块锁定位都为1，所以整片存储器阵列都被保护住。如果需要解锁某个扇区或者块，可使用“独立块解锁 (0x39)”指令。