NIOS嵌入式处理器 _生活百科

文章插图
NIOS嵌入式处理器【NIOS嵌入式处理器】Nios嵌入式处理器，于2001年首次推出，创新的Nios® 嵌入式处理器成为业界第一款专门针对FPGA的商用处理器。自此以后，众多的FPGA用户採用了Altera提供的Nios和Nios II处理器。
基本介绍中文名：NIOS嵌入式处理器
时间：2001年
性质：针对FPGA的商用处理器
提供商：Altera
基本信息Altera建议新设计採用Nios II处理器。在二○世纪九十年度末，可程式逻辑器件（PLD）的複杂度已经能够在单个可程式器件内实现整个系统。完整的单晶片系统（SOC）概念是指在一个晶片中实现用户定义的系统，它通常暗指包括片记忆体储器和外设的微处理器。最初宣称真正的SOC――或可程式单晶片系统（SOPC）――能够提供基于PLD的处理器。在2000年，Altera发布了Nios处理器，这是Altera Excalibur嵌入处理器计画中第一个产品，它成为业界第一款为可程式逻辑最佳化的可配置处理器。本文阐述开发Nios处理器设计环境的过程和涉及的决策，以及它如何演化为一种SOPC工具。Altera很清楚地意识到，如果我们把可程式逻辑的固有的优势集成到嵌入处理器的开发流程中，我们就会拥有非常成功的产品。基于PLD的处理器恰恰具有套用所需的特性。一旦定义了处理器之后，设计者就“具备”了体系结构，可放心使用。因为PLD和嵌入处理器随即就生效了，可以马上开始设计软体原型。CPU周边的专用硬体逻辑可以慢慢地集成进去，在每个阶段软体都能够进行测试，解决遇到的问题。另外，软体组可以对结构方面提出一些建议，改善代码效率和/或处理器性能，这些软体/硬体权衡可以在硬体设计过程中间完成。Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS，在Altera FPGA中实现仅需35美分。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II处理器，以后推出的FPGA器件也将支持Nios II 。自Altera于2000年推出第一代16位Nios处理器以来，已经交付了13000多套Nios开发套件，Nios成为最流行的软核处理器。刚推出的Nios II系列採用全新的架构，比第一代Nios具有更高水平的效率和性能。和第一代相比，Nios II核平均占用不到50%的FPGA资源，而计算性能增长了1倍。Nios II系列包括3种产品，分别是：Nios II/f（快速）——最高的系统性能，中等FPGA使用量；Nios II/s（标準）——高性能，低FPGA使用量；Nios II/e(经济)——低性能，最低的FPGA使用量。这3种产品具有32位处理器的基本结构单元——32位指令大小，32位数据和地址路径，32位通用暂存器和32个外部中断源；使用同样的指令集架构（ISA），100%二进制代码兼容，设计者可以根据系统需求的变化更改CPU，选择满足性能和成本的最佳方案，而不会影响已有的软体投入。特别是，Nios II系列支持使用专用指令。专用指令是用户增加的硬体模组，它增加了算术逻辑单元（ALU）。用户能为系统中使用的每个Nios II处理器创建多达256个专用指令，这使得设计者能够细緻地调整系统硬体以满足性能目标。专用指令逻辑和本身Nios II指令相同，能够从多达两个源暂存器取值，可选择将结果写回目标暂存器。同时，Nios II系列支持60多个外设选项，开发者能够选择合适的外设，获得最合适的处理器、外设和接口组合，而不必支付根本不使用的硅片功能。Nios II系列能够满足任何套用32位嵌入式微处理器的需要，客户可以将第一代Nios处理器设计移植到某种Nios II处理器上，Altera将长期支持现有FPGA系列上的第一代Nios处理器。另外，Altera提供了一键式移植选项，可以升级至Nios II系列。Nios II处理器也能够在HardCopy器件中实现，Altera还为基于Nios II处理器的系统提供ASIC的移植方式。Nios II处理器具有完善的软体开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时作业系统（RTOS）和TCP/IP协定栈。设计者能够用Altera Quartus II开发软体中的SOPC Builder系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加Nios II处理器核的数量。使用Nios II软体开发工具能够为Nios II系统构建软体，即一键式自动生成适用于系统硬体的专用C/C++运行环境。Nios II集成开发环境（IDE）提供了许多软体模板，简化了项目设定。此外，Nios II开发套件包括两个第三方实时作业系统（RTOS）——MicroC/OS-II(Micrium)，Nucleus Plus(ATI/Mentor)以及供网路套用使用的TCP/IP协定栈。长期以来，Altera一直推行嵌入式处理器战略的原因是，随着套用的ASIC开发日益受到成本的困扰，OEM日渐转向FPGA来构建自己的系统。这些系统中绝大多数需要一个处理器，而Altera正是为设计者提供了为FPGA最佳化的灵活的嵌入式处理器方案，可以满足16位和32位嵌入式处理器市场的需求。估计到2007年，该市场价值将到达110亿美元。在FPGA中使用软核处理器比硬核的优势在于，硬核实现没有灵活性，通常无法使用最新的技术。随着系统日益先进，基于标準处理器的方案会被淘汰，而基于Nios II处理器的方案是基于HDL源码构建的，能够修改以满足新的系统需求，避免了被淘汰的命运。将处理器实现为HDL的IP核，开发者能够完全定製CPU和外设，获得恰好满足需求的处理器。Nios II嵌入式处理器特性嵌入式处理器Nios®II系列为Altera® FPGA和可程式片上系统(SOPC)的集成套用专门做了最佳化。表1详细描述了Nios II软核嵌入式处理器系列的特性，更多通用信息请参阅Nios II简介页面。表1. Nios II嵌入处理器系列特性特性说明设计流程及工具硬体开发工具本页面详列了搭建Nios II处理器硬体系统所用到的开发工具。软体开发工具本页面提供了Nios II集成开发环境(IDE)的相关信息，这是一种开发人员广泛套用的，包含编辑、编译和调试套用软体等功能的集成开发环境。开发套件 Altera及其合作伙伴提供了大量套用了NiosII系列嵌入式处理器的开发板套件。系统级设计流程 Altera的SOPC Builder工具提供了快速搭建SOPC系统的能力，这种架构可以是包含一个或几个CPU，提供存储器接口，外围设备和系统互连逻辑的複杂系统。构架及特性 Nios II处理器核 Nios II处理器系列由三个不同的核心组成，可以灵活地控制成本和性能，从而拥有广泛的套用空间。JTAG调试模组 JTAG调试模组提供了通过远端PC主机实现Nios II处理器的在晶片控制、调试和通讯功能，这是Nios II处理器的一个极具竞争力的特性。用户指令开发人员可以在Nios II CPU 核内增加硬体，用以执行複杂运算任务，为时序要求紧张的软体提供加速算法。外围设备及接口 Nios II开发套件包括一套标準外围设备库，在Altera的FPGA中可以免费使用。Avalon?交换式汇流排 Avalon交换式汇流排在处理器、外围设备和接口电路之间实现网路连线，并提供高频宽数据路径、多路和实时处理能力。Avalon交换式汇流排可以通过调用SOPC Builder设计软体自动生成。设计资源Nios II处理器支持 Nios II处理器支持页面提供了对Nios II 设计者有帮助的多种信息，其中包括使用许可、下载、参考设计、文档资料、线上展示及常见问题。嵌入式处理器方案中心嵌入式处理器方案中心提供了大量的信息以帮助开发人员套用Altera的嵌入式处理器实现系统设计。可获取的信息有器件支持、软体开发工具，外围设备及接口、培训、技术支持和资料。Nios续订信息 Nios II开发套件包括一年期的CPU、外设和嵌入式软体开发工具的升级许可。（其中不包括Quartus® II软体的升级。）客户可以通过Nios续订程式每年订购包括Nios II 处理器的升级等额外信息。Nios II嵌入式处理器问与答页面此页提供Altera Nios II系列嵌入式处理器的常见问题及解答。Stratix® II器件及Nios II处理器系列 Stratix II器件结构的优异特性和Nios II嵌入式处理器系列相结合，提供了无与伦比的处理能力，满足网路、通信、数据信号处理(DSP)套用、海量存储及其他高频宽系统的套用需求。Stratix器件及Nios II处理器系列 Stratix FPGA结构的优异特性和Nios II嵌入式处理器相结合，提供了很高的处理能力，满足高频宽系统套用需求。Cyclone?器件及Nios II处理器系列在Cyclone器件中套用Nios II嵌入式处理器系列，降低了成本，提高了灵活性，在价格敏感套用环境中给低成本分立式微处理器提供了一个理想的替代品。在HardCopy II结构化ASIC中实现Nios II处理器Nios® II系列嵌入式处理器具有三个处理器核心，可实现较大範围的嵌入式处理套用。这些软IP处理器核心可以工作在任何最新一代Altera® FPGA以及HardCopy®系列结构化ASIC上。设计人员可以选择使用高性能核心、低成本核心或者性价比合适的核心。Nios II系列处理器可实现如下任务：做为系统处理器运行实时作业系统实现複杂的状态机分担现有处理器载荷执行I/O和数据处理任务加速数位讯号处理(DSP)算法在HardCopy II结构化ASIC中运行时，Nios II嵌入式处理器出众的处理能力满足了高性能片上系统(SOC)的要求。Nios II嵌入式处理器能够提供系统级处理器性能，实现处理器和系统功能以及逻辑在单个器件中的集成。HardCopy II结构化ASIC和Nios II嵌入式处理器结合使用能够满足计算、大容量存储、电信和网路套用的要求。图1是单个HardCopy II结构化ASIC中多个Nios II处理器在数据处理和控制套用上的实例。图1. HardCopy II器件中Nios II处理器进行数据处理HardCopy器件设计流程使设计人员可以在一个FPGA中测试、验证其设计。然后将经过验证的设计递交给HardCopy设计中心，以没有风险的无缝移植方式在结构化ASIC中实现。HardCopy结构化ASIC是唯一能够实现在正式投产前，硬体功能在FPGA中验证以及系统软体在真实系统配置环境中进行设计、测试的器件。由于设计在移交给Altera之前在FPGA中进行了测试，因此Altera从第一个原型开始就可以保证实现晶片的全部功能。HardCopy II结构化ASIC体系结构HardCopy II结构化ASIC基于Stratix II系列FPGA，在HardCopy II器件和Stratix II FPGA之间有多个原型选择。这取决于所需的HardCopy器件、I/O引脚和封装要求。HardCopy II器件具有高达350-MHz的性能，以Nios II处理器核心实现迄今为止最高的性能表现，而只消耗原型Stratix II器件的一半功率。Stratix II器件结构中的嵌入式DSP模组也可以套用在HardCopy II器件中。这些DSP模组是对Nios II用户指令集和其他硬体加速单元的完美补充。DSP设计人员可以在高性能硬体DSP模组中生成DSP算法和複杂的数学程式，做为常用软体程式来访问或者做为Nios II CPU的用户指令来运行。设计人员可以方便灵活的实现高级软体设计，支持结构化ASIC中的并行硬体操作性能，而不需要进行额外的时钟加速。HardCopy II器件的存储器可满足典型SOC的所有存储要求。每个最大9 M-RAM模组可提供64-K位元组段。最大的HardCopy II器件含有576 K位元组源码和数据存储。HardCopy II结构化ASIC还支持高速存储器接口，可使用最新的DDR2 SDRAM进行外部源码和数据存储。低成本许可方式Nios II系列嵌入式处理器以一次付清的方式进行许可，不需要对每个器件或每个工程支付额外的版税。Nios II许可允许在任何Altera器件中使用处理器核心，因此採用Nios II处理器和HardCopy II器件可为批量产品提供最具成本效益的解决方案。Nios II许可通常做为Nios II开发包的一部分进行购买。现在可套用于Stratix®、Stratix II 和 Cyclone? 器件系列，开发包含有Quartus® II FPGA设计软体和Nios II集成开发环境以及Nios II全部许可。所有的开发包都包括一块开发板及所需的电缆、电源，用户在打开包装后的几分钟内就可以使用Nios II处理器进行开发设计。全面的SOPC解决方案Altera的SOPC Builder自动系统开发工具为设计人员提供了强大的开发平台，可构成包括处理器、外设和存储器接口等常用系统组成的汇流排系统。HardCopy II设计流程得益于採用了在FPGA原型阶段，FPGA设计档案生成时的SOPC Builder模组设计方法。基于模组的设计方法有助于Nios II处理器和其他IP模组同用户逻辑、用户指令和硬体加速器等典型高密度逻辑设计组成的集成。Nios II外设和接口库页面上有适用于Nios II处理器的外设的更多详细信息